저전력 프로세서 상에서의 AES-GCM 최적화 구현

Abstract

본 논문은 전 세계적으로 가장 많이 사용되는 블록 암호 알고리즘 AES(Advanced Encryption Standard)의 대표적인 운영모드인 Galois Counter Mode(GCM)를 AVR 8-bit 저전력 프로세서 상에서 최적화하여 구 현할 수 있는 기법에 대해 서술한다. AES-GCM은 데이터의 기밀성을 유지 하고 송신자를 인증할 수 있는 인증성을 갖춰 데이터를 송수신할 때 가장 많이 사용되는 암호 운영모드이다. 본 논문에서는 AES-GCM을 최적화 구현하기 위해 세 가지 최적화 기법을 제안한다. 첫째, AES-GCM에서 암 호화를 담당하는 AES-CTR 모드의 복잡한 암호화 과정을 사전 연산을 통한 테이블 참조 연산으로 대체하여 기존 방식에 비해 약 20% 성능을 향상한다. 둘째, AES-GCM에서 인증성을 담당하는 128-bit 다항식 곱셈 연산으로 이루어진 GHASH 연산에 대해 레지스터 사용 최소화 및 Karatsuba 곱셈 알고리즘을 이용한 최적화 구현기법을 제안한다. 마지막 으로 암호화 과정에서 사용되는 물리적인 전력 사용량을 분석하여 암호 알고리즘을 공격하는 SPA(Simple Power Analysis), DPA(Differential Power Analysis), CPA(Correlation Power Analysis) 등의 부채널 공격에 대한 대응성을 갖추기 위해 마스킹 연산을 최적화하여 구현함으로써 부채 널 공격에 대한 대응성을 증명한다.