https://dspace.hansung.ac.kr/handle/2024.oak/5993 2026-05-14T17:21:34Z https://dspace.hansung.ac.kr/handle/2024.oak/10583 Title: 암호 알고리즘에 대한 고도화된 양자 공격 연구: ECC, AES, SHA-2/3에 대한 분석 Author(s): 장경배 Abstract: 양자 컴퓨터는 향후 과학 기술 분야에서의 가장 큰 도약 중 하나가 될 것으로 사료된다. 아직 대규모의 완전한 양자컴퓨터는 개발되지 않았지만, 강력한 양자 공격자를 가정한 암호시스템의 보안성 평가는 안전한 양자내성암호 시스템 구축을 위해 필수적이다. 본 학위논문은 현대 암호시스템을 대상으로 한 고도화된 양자 공격 기법을 탐구하며, 특히 타원곡선암호, AES 대칭키 암호, SHA-2/3 해시 함수에 초점을 맞춘다. Shor 알고리즘을 동작시킬 수 있는 대규모의 양자컴퓨터가 개발된다면 ECC의 안전성은 무너지게된다. 본 논문에서는 이러한 관점에서 ECC에 대해 최적화된 양자 암호 분석 기법을 제시한다. 또한 본 연구는 미국 NIST에서 정의한 양자 후 보안 등급에 대한 추정치를 제공한다. 보안 레벨 1, 3, 5는 AES-128/192/256에 대한 Grover 기반 키 검색 복잡도에, 레벨 2와 4는 SHA-2/3에 대한 양자 충돌 쌍 탐색 복잡도에 대응되며 이에 대한 새로운 추정치를 제시한다. 본 학위논문은 양자 암호 분석을 위한 양자 회로의 설계와 최적화에 기여하며, 현실적인 규모의 양자컴퓨팅이 점점 가까워지는 상황에서 현대 암호시스템의 양자 후 보안성 평가에 대한 중요성을 강조한다.|Quantum computing is expected to mark one of the next major leaps forward in computational science. Although large-scale, fully functional quantum computers have not yet been realized, the need to evaluate the security of cryptographic systems against powerful quantum adversaries continues to grow. This thesis explores advanced quantum attacks on modern cryptographic primitives, focusing on Elliptic Curve Cryptography (ECC), the Advanced Encryption Standard (AES), and the SHA-2/3 hash families. It is well known that ECC becomes vulnerable once large-scale quantum computers capable of running Shor’s algorithm are realized, and we present state-of-the-art quantum cryptanalysis in that direction. Furthermore, this work provides refined estimates for NIST’s post-quantum security categories: Levels 1, 3, and 5 correspond to Grover’s key searches on AES-128/192/256, while Levels 2 and 4 relate to quantum collision search on SHA-2/3. Overall, this thesis contributes to the design and optimization of quantum circuits for cryptanalysis, underscoring the importance of reassessing the post-quantum security of widely deployed cryptographic systems as scalable quantum computing becomes increasingly realistic. 2025-12-31T15:00:00Z https://dspace.hansung.ac.kr/handle/2024.oak/10577 Title: Bitslicing for Block Ciphers on Embedded Microcontrollers and GPUs Implementation Techniques and Trade-Offs Author(s): 김현준 Abstract: This dissertation investigates bitslicing and fixslicing as table-free, timing-uniform software implementation paradigms for block ciphers across heterogeneous platforms, ranging from resource-constrained 32-bit microcontrollers to massively parallel NVIDIA GPUs. In such environments, overall security and performance depend not only on the cipher design but also on concrete implementation choices-especially state layout, packing/unpacking strategy, and the selected slice degree-under strict constraints on registers, memory behavior, and parallel execution efficiency. We present three case studies. First, we implement SPEEDY-5/6/7-192 on ARM Cortex-M3 and RV32I-based RISC-V using a 6×32 bitsliced state representation. By combining SWAPMOVE-based packing, a Boolean-network realization of the 6-bit SubBox, and rotation-centric constant-time diffusion (including rotation-XOR fusion where supported), the SPEEDY-7-192 implementation improves from 15,407/18,096 cycles per byte (byte-oriented reference) to 85.1/109.2 cycles per byte on Cortex-M3/RV32I, respectively, while maintaining a fixed instruction trace and secret-independent memory access. Second, for AES-GCM on ARM Cortex-M4, we build a 2-way fixsliced AES-CTR core and integrate FACE-style caching directly in the fixsliced domain. We also evaluate two GHASH design points that expose a practical performance-assurance trade-off: a compact 4-bit table multiplier and a table-free Karatsuba-based routine for strict constant-time deployments. FACE yields up to 19.4% improvement for long-message AES-GCTR, and the 4-bit GHASH option is roughly twice as fast as the Karatsuba baseline, at the cost of secret-derived table indices. Third, we design high-degree bitsliced CUDA implementations of PRESENT and GIFT on an RTX 3060. Using 32-way bitslicing per thread, branch-free Boolean S-boxes, efficient bit permutations, and device-side bitsliced counter generation, we achieve peak exhaustive-search throughput of 214-584 Gbit/s and bulk-encryption throughput up to 85 Gbit/s (including host-device transfers). Across these studies, we distill actionable cross-platform guidelines for choosing state representations and slice degrees to balance throughput, resource footprint, and timing-uniform execution on embedded microcontrollers and GPUs. |본 학위논문은 자원 제약이 큰 마이크로컨트롤러부터 고성능 GPU에 이르기까지, 이기종 플랫폼에서 블록암호의 비트슬라이싱(bitslicing) 및 픽스슬라이싱(fixslicing) 기반 소프트웨어 구현이 어떤 특성과 성능을 보이는지 분석하고, 상수시간 실행과 실용적 성능 사이의 트레이드오프를 체계적으로 정리한다. 현대 암호 시스템은 임베디드 장치와 병렬 가속기가 공존하는 환경에서 동일한 알고리즘·동작모드를 공유하는 경우가 많으며, 이때 전체 시스템의 보안성과 성능은 알고리즘 자체의 설계뿐 아니라 구체 하드웨어에서의 구현 선택—특히 상태(state) 레이아웃, 패킹/언패킹 전략, 그리고 비트슬라이스 차수(bitslice degree)—에 의해 크게 좌우된다. 본 논문은 세 가지 사례 연구를 제시한다. 첫째, ARM Cortex-M3 및 RV32I 기반 RISC-V 마이크로컨트롤러에서 SPEEDY-5/6/7-192를 대상으로 6×32 비트슬라이스 상태 표현을 도입하고, 어셈블리 수준 최적화를 통해 구현 효율을 개선한다. 구체적으로 SWAPMOVE 기반 패킹을 통해 테이블 기반 구현을 제거하고, 6비트 SubBox를 불리언 네트워크로 구현하며, 확산층을 회전(rotate) 중심의 연산으로 매핑하고(가능한 경우 회전–XOR 결합까지 활용) 상수시간 실행 구조를 유지한다. 그 결과 SPEEDY-7-192는 바이트 지향 기준 구현(15,407/18,096 cpb) 대비 Cortex-M3/RV32I에서 각각 85.1/109.2 cpb로 크게 개선되며, 비밀정보에 의존하지 않는 메모리 접근과 고정된 명령 실행 흐름을 달성한다. 둘째, ARM Cortex-M4에서 AES-GCM을 대상으로 2-way 픽스슬라이스 AES-CTR 코어를 기반으로 FACE 계열 캐싱을 픽스슬라이스 도메인 내부에 직접 통합하고, GHASH 구현을 두 설계 지점으로 비교하여 성능–보안(상수시간 엄격성) 트레이드오프를 명확히 한다. 즉, (1) 4-bit 테이블 기반 곱셈(고성능)과 (2) 테이블을 사용하지 않는 Karatsuba 기반 곱셈(상수시간 지향)을 비교한다. FACE는 장문 AES-GCTR에서 최대 19.4%의 성능 향상을 제공하며, GHASH에서는 4-bit 테이블 방식이 Karatsuba 기준 대비 대략 2배 수준의 속도를 보이지만, 해시 서브키/상태에서 유도되는 테이블 인덱스 접근을 사용한다는 점에서 “엄밀한 상수시간” 요구와의 트레이드오프가 존재한다. 셋째, NVIDIA RTX 3060에서 PRESENT 및 GIFT의 고차(high-degree) 비트슬라이싱 GPU 구현을 설계한다. 스레드당 32-way 비트슬라이싱을 적용하고, 분기 없는 불리언 S-box와 효율적인 비트 순열을 구성하며, 카운터/인덱스를 비트슬라이스 형태로 커널 내부에서 직접 생성함으로써 대량 암호화와 전수(키) 탐색 모두를 효율적으로 지원한다. 제안 구현은 전수 탐색에서 214–584 Gbit/s의 피크 처리량을 달성하고, 호스트–디바이스 전송을 포함한 대량 암호화에서는 최대 85 Gbit/s 수준의 처리량을 보인다. 마지막으로 본 논문은 세 사례를 종합하여, 플랫폼 특성(레지스터 제약, 회전 지원 여부, GPU 점유율/레지스터 압박 등)에 따라 상태 표현과 비트슬라이스 차수를 선택하는 실천적 가이드라인을 제시하고, 패킹/언패킹 비용을 상쇄하는 설계 원칙과 상수시간 실행을 위한 구현 패턴을 정리한다. 2025-12-31T15:00:00Z https://dspace.hansung.ac.kr/handle/2024.oak/10107 Title: 한·중 IT산업 비교 및 분석 Author(s): 최영림 Abstract: 세계적으로 지식경제의 시대가 도래 하면서 IT산업의 발전과 기술의 혁신이 여러 나라의 경제성장에 본질적인 변화를 일으켰다. IT산업의 발전에 따라 전통적 생산요소(자본과 노동)가 생산 효능에 미치는 영향이 점점 약해졌다. 오히려 IT산업의 기술은 전통적 생산요소보다 더 큰 힘이 되고 있다. 1980년대에는 컴퓨터, 1990년대에는 인터넷, 그리고 이동 통신 및 기타 IT기술이 여러 나라의 경제성장에 큰 형향을 미친 것으로 조사되었다. IT산업의 발전에 따라 전자거래가 및 기타 비즈니스가 세계의 경제활동을 더욱 활성화시켰다. 현재 세계 여러 나라에서 정보 및 지식의 생산 및 운영이 각국의 핵심적인 경제적 부가가차가 되고 있으며, 이러한 현상은 IT산업 경제성장의 핵심이 되었다. IT산업 영역에서 국가 간 협력을 통해 기술을 서로 교환하는 것은 국가의 경쟁력을 향상시키는 아주 중요한 역할을 맡고 있다. 한국과 중국이 IT산업에서 보다 심층적인 협력을 통해 양국의 경제교류와 성장은 더욱 촉진될 것이다. 양국의 IT산업의 기술교류 및 협력이 IT산업의 발전과 더불어 양국의 경제성장 및 국민의 생활수준향상에 이바지 할 수 있기 때문이다. 이 논문은 한국과 중국의 IT산업 경쟁력을 분석해 특성을 파악하고, 양국의 IT산업이 조화롭게 발전할 수 있는 제도를 모색하고자 하는 목적을 지니고 있다. 이 논문은 모두 6장으로 구성되어있으며 제1장에서는 세계의 IT산업 발전 배경과 과정, 그리고 현황을 소개하고자 한다. 제2장에서는 배경지식으로 중국과 한국의 인터넷 사용현황을 분석한다. 이를 바탕으로 제3장에서는 두 나라의 애니메이션문화산업까지 확장하여 살펴보도록 할 것이다. 제4장에서는 한국 디지털게임의 현황을 살펴보고 그 뒤를 빠르게 추격하고 있는 중국의 디지털 게임 시장을 분석해서 양국의 시장에서 나타나는 문제점과 특징을 대조하여 보완할 부분을 살펴보고 해결방안을 모색해보고자 한다. 제5장에서는 몇 번의 협상을 통해 진행되어 온 양국의 FTA가 이루어질 방향을 가늠하고 그로인해 서로 어떤 영향이 미칠 것인지 이 논문에서 깊이 있는 논의를 할 것이다. 그리고 결론부에서 양국 IT산업의 미래 전망을 제시하도록 하고자 한다. 2012-12-31T15:00:00Z https://dspace.hansung.ac.kr/handle/2024.oak/9882 Title: 스마트폰에서 음성인식 시스템 설계 및 활용 Author(s): 장자순 Abstract: 오늘날 21 세기에, 정보 기술의 급속한 발전의 배경중에 스마트 폰의 출현은 연구 및 업무에 전례 없는 편리를 주었고 다른 측면은 사람 사이의 다양성을 보다 효율적으로 커뮤니케이션이 될 수 있도록 하였다. 스마트폰 애플리케이션 은 지루한 과정을 보다 쉽게 해 줄 수 있다. 본 논문은 음성 인식 기술로써 음성 인식을 제공하는 구글 클라우드 서비스를 사용하고, 스마트폰 애플리케이션으로 Google에 의존하며, 원래 응용 프로그램 입력보다 더욱 반영되고 개선되어져 음성인식은 스마트폰 활성화에 더욱 기여할 것이다. 2011-12-31T15:00:00Z